embedded field programmable gate array (eFPGA) hard IP Referenznummer der Bekanntmachung: PR230378
Bekanntmachung vergebener Aufträge
Ergebnisse des Vergabeverfahrens
Lieferauftrag
Abschnitt I: Öffentlicher Auftraggeber
Postanschrift:[gelöscht]
Ort: Erlangen
NUTS-Code: DE252 Erlangen, Kreisfreie Stadt
Postleitzahl: 91058
Land: Deutschland
Kontaktstelle(n):[gelöscht]
E-Mail: [gelöscht]
Internet-Adresse(n):
Hauptadresse: https://vergabe.fraunhofer.de/NetServer/
Abschnitt II: Gegenstand
embedded field programmable gate array (eFPGA) hard IP
Das Fraunhofer IIS/EAS ist auf der Suche nach einer Embedded Field Programmable Gate Array (eFPGA) Hard IP. Die IP muss für die TSMC 16FFC Technologie entwickelt werden. Das Fraunhofer IIS/EAS sucht außerdem nach einer Hochleistungslösung, d.h. einer Taktrate von mehr als 500 MHz für den OpenCores Benchmark.
Das Fraunhofer IIS/EAS ist auf der Suche nach einer Embedded Field Programmable Gate Array (eFPGA) Hard IP. Die IP muss für die TSMC 16FFC Technologie entwickelt werden. Das Fraunhofer IIS/EAS sucht außerdem nach einer Hochleistungslösung, d.h. einer Taktrate von mehr als 500 MHz für den OpenCores Benchmark.
Die IP muss innerhalb der TSMC 16FFC-Technologie in einem Metallstapel implementiert werden
1P13M_2Xa1Xd_H_3Xe_VHV_2Y_2YY_2R.
Basierend auf den Anforderungen entwickeln Fraunhofer und der eFPGA-Anbieter die am besten geeignete Lösung für die eFPGA-Konfiguration.
Übersetzt mit www.DeepL.com/Translator (kostenlose Version)
Abschnitt IV: Verfahren
- Die Bauleistungen/Lieferungen/Dienstleistungen können aus folgenden Gründen nur von einem bestimmten Wirtschaftsteilnehmer ausgeführt werden:
- nicht vorhandener Wettbewerb aus technischen Gründen
Vergabebegründung zum Vorgang PR230378
Ausnahmetatbestand § 14 (4) Nr. 2 c) VgV
1) Beschreibung der zu beschaffenden Leistung
In dem Projekt werden sowohl Analog als auch Digitalkomponenten – mit entsprechender Rechenleistung – benötigt. Die Analogkomponenten werden in dem Projekt selbständig entwickelt, aber für den Digitalteil wird eine entsprechendes IP eingekauft, so wie das heute in der Entwicklung „Stand der Technik“ ist. Dabei wird auf Grund der Anforderungen – an sich immer wieder ändernde Protokolle im Bereich der Quantenkommunikation - nicht auf eine IP in Form einer CPU gesetzt, sondern auf eine flexible Lösung als rekonfigurierbare embedded FPGA. Dabei sind die Anforderungen bezüglich der Rechenleistung an den eFPGA besonders hoch, da die Protokolle der Quantenkommunikation dieses erfordern. Das Gesamtsystem soll in der Schaltkreistechnologie TSMC 16nm gefertigt werden, da auch die anderen Komponenten des Systems in dieser Technologie designt werden. Daher muss auch das eFPGA IP zwingend für die Technologie TSMC 16nm designt sein.
2) Notwendige Voraussetzungen für die Erfüllung der Aufgabe
Die Anforderungen an das eFPGA sind hier insbesondere:
- Hohe Rechenleistung – nachgewiesen durch die maximal erreichbare Frequenz im OpenCoure Benchmark
- IP Design für TSMC 16FFC Technologie – Metalstack 1P13M_2Xa1Xd_H_3Xe_VHV_2Y_2YY_2R.
- Anzahl der LUTS größer als 100.000
- Anzahl der „Digital processing unit“ größer als 128 units wobei jede „Digital processing unit“ mindestens eine Datenbreite von 64-bit aufweisen muss
- Verfügbarkeit aller Tools zum Design und zum Test
3) Alleinstellungsmerkmale des Anbieters
Nur die Firma Achronix bietet das eFPGA IP in der Schaltkreistechnologie TSMC 16nm am Markt an und erfüllt damit die Voraussetzung. Weiterhin sind die Anforderungen an die Performance zu erfüllen. Die Anforderung ist dabei, dass das eFPGA IP bei der TSMC 16nm Technologie bei der folgenden Konfiguration: TSMC 12/16FFC slow corner unter Verwendung von LVT und UVLT Devices die Performance erfüllt. Unter diesen Bedingungen muss eine Prozessorfrequenz von mindestens 500 MHz erreicht werden im OpenCore Benchmark. Diese Anforderung wird vom Achronix IP als einzigem Anbieter am Markt erfüllt. Nur Achronix kann auf Grund ihres patentierten eFPGA IPs diese Anforderungen erfüllen, da nur die Kombination dieser zu der hohen, einzigartigen Leistung/Frequenz führt. Weiterhin muss der eFPGA core auf die TSMC 16nm Variante Metalstack 13 angepasst sein, was durch den Achronix eFPGA IP erfüllt wird.
Die Firma Achronix hat zwei Patente auf ihre eFPGA Technologie. Diese Patente stellen sicher, dass die nötige Performance erreicht werden kann. Damit bieten aktuell keine anderen Anbieter solche eFPGA mit der entsprechenden Performance an. Die beiden Patente beschreiben den inneren Aufbau eines eFPGAs in Form der Kacheln auf denen der eFPGA basiert. Dabei wird in den beiden Patenten die genaue Verknüpfung und der Aufbau der Kachel beschrieben. Dieser in den beiden Patenten beschriebene Aufbau ermöglicht die hohe maximale Taktfrequenz in dem OpenCoure Benchmark.
Abschnitt V: Auftragsvergabe
embedded field programmable gate array (eFPGA) hard IP
Ort: Santa Clara
NUTS-Code: US United States
Land: Vereinigte Staaten
Abschnitt VI: Weitere Angaben
Postanschrift:[gelöscht]
Ort: Bonn
Postleitzahl: 53123
Land: Deutschland